

⑤ Int. Cl.³

識別記号

庁内整理番号

⑬ 公開 平成2年(1990)3月30日

H 01 L 29/788
29/784
29/7927514-5F
8422-5F

H 01 L 29/78

3 7 1
3 0 1 G

審査請求 未請求 請求項の数 1 (全3頁)

⑭ 発明の名称 半導体装置

⑯ 特 願 昭63-240812

⑰ 出 願 昭63(1988)9月28日

⑱ 発 明 者 浜 崎 利 彦 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究所内

⑲ 出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

⑳ 代 理 人 弁理士 則近 憲佑 外1名

明 細 書

1. 発明の名称

半 導 体 装 置

2. 特許請求の範囲

半導体基板上にゲート絶縁膜及びゲート電極を備えたゲート領域と、このゲート領域の両側にソース・ドレイン領域が形成された構造を有するMIS型電界効果トランジスタにおいて、前記ゲート絶縁膜の一部を強誘電体膜で形成した事を特徴とする半導体装置。

3. 発明の詳細な説明

〔発明の目的〕

(産業上の利用分野)

本発明は、半導体装置、特にMIS型電界効果トランジスタに関する。

(従来技術)

近時、強誘電体の保磁力に注目し、この強誘電体をゲート絶縁膜とした電界効果型トランジスタで、しきい値電圧にヒステリシスループをもたせる事で“0”“1”を記憶させる不揮発性メモリが提

案されている。

例えば、Shu-Yau Wuは、IZEE Trans. on Electron Devices vol. ED-21, No. 8, August (1974) P.499において、強誘電体Bi, Ti, O₂をゲート絶縁膜に使った例を報告している。

しかし従来、この種のメモリでは、記憶する情報は“0”“1”の2値のみであり、論理回路の構成に限られていた。

(発明が解決しようとする課題)

本発明は、この点を考慮してなされたもので、強誘電体のヒステリシスループを利用して、記憶レベルに各特性を有する半導体装置を提供することにある。

〔発明の構成〕

(課題を解決するための手段)

本発明による、半導体装置の要旨はMIS型電界効果トランジスタにおいて、ゲート絶縁膜の一部を強誘電体膜で形成したことにある。

(作用)

このような本発明によるMIS型電界効果ト

ランジスタによると、ゲート入力信号切断時における出力信号レベルを、ゲート絶縁膜に占める強誘電体膜の割合によって、制御する事ができる。すなわち、“0”“1”の2値の入力に対して、その出力として多値レベルを行った論理回路の形成が可能となる。

(実施例)

本発明による実施例を、図面を用いて説明する。

第1図は、本発明による一実施例を示すnチャネル電界効果トランジスタの構造図、また第2図はその製造工程を説明するための工程断面図である。かかる電界効果トランジスタは以下のようにして製造される。

まず第2図(a)(a')に示すようにP型シリコン基板1上に素子分離酸化膜5を形成する。

次に同図(b)(b')に示すようにシリコン基板1の素子形成領域上に強誘電体 Bi 、 Ti 、 O_2 膜2をRFPスパッタ法により全面に形成した後、レジストマスクを用いて反応性イオンエッチングによりゲート

部を残して除去する。

次に同図(c)(c')に示すように強誘電体膜2の周囲に熱酸化法によりゲート酸化膜3を形成した後、強誘電体膜2およびゲート酸化膜3上に多結晶シリコンゲート4を形成する。

次に同図(d)(d')に示すようにゲート4をセルフアラインマスクにし、 As イオン注入によりソース領域6およびドレイン領域7を形成する。

第3図は上記のようにして作製された電界効果トランジスタの入力電圧と出力電流の時間変化を示す。第2図(d)(d')に示すゲート幅 a に対する強誘電体膜の幅 b の割合を変化させる事によって、第3図の電流値 I_1 を変化させる事ができる。従って、1つの論理回路内において、種々のトランジスタの b/a を変化させる事で、多種類の記憶レベルを実現させる事ができる。

【発明の効果】


以上述べたように本発明によれば、外部電圧除去後も残留電界を有する強誘電体を電界効果型トランジスタのゲート絶縁膜の一部に使用する事

によってゲート出力レベルに多様性を持たせる事ができる。



4. 図面の簡単な説明

第1図は本発明による一実施例の構造図、第2図はその作製工程図、第3図は入力ゲート電圧と出力ドレイン電流の時間変化を示す図である。

- 1…P型シリコン基板、
- 2…強誘電体膜、
- 3…ゲート絶縁膜、
- 4…ゲート電極、
- 5…フィールド絶縁膜、
- 6…ソース領域、
- 7…ドレイン領域。




第1図



第3図

代理人 弁理士 則 近 憲 佑
同 松 山 允 之



第 2 図